Join 60,000+ competitive exam aspirants
or with email
Your Cart
Subtotal₹0
Total₹0
Examoogle • User • info@examoogle.com • EE-2024-8821
Chapter 1 of 12 • Page 1 of 248🔒 Protected PDF • Watermarked
Join 60,000+ competitive exam aspirants
CPU कैश मेमोरी के बारे में निम्नलिखित में से कौन से कथन सत्य हैं? i. कैश मेमोरी मुख्य मेमोरी (RAM) से तेज़ होती है। ii. L1 कैश आमतौर पर L3 कैश से छोटा और तेज़ होता है। iii. कैश मेमोरी बार-बार एक्सेस किए जाने वाले डेटा और निर्देशों को संग्रहीत करती है। iv. कैश मेमोरी विशेष रूप से मदरबोर्ड पर प्रोसेसर चिप के बाहर स्थित होती है।
केवल i, ii, और iii
केवल i, iii, और iv
केवल ii, iii, और iv
i, ii, iii, और iv
केवल i, ii, और iii
कैश मेमोरी एक छोटा, उच्च-गति वाला वोलाटाइल मेमोरी घटक है जो CPU और मुख्य मेमोरी (RAM) के बीच गति के अंतर को पाटता है। कथन i, ii, और iii सत्य हैं क्योंकि कैश तेज़ एक्सेस के लिए स्टेटिक RAM (SRAM) का उपयोग करता है, एक पदानुक्रम का उपयोग करता है जहाँ L1 कोर के सबसे करीब (सबसे छोटा, सबसे तेज़) होता है, और बार-बार एक्सेस किए जाने वाले डेटा को संग्रहीत करने के लिए स्थानीयता के सिद्धांत पर निर्भर करता है।
कैश मेमोरी एक छोटा, उच्च-गति वाला वोलाटाइल मेमोरी घटक है जो CPU और मुख्य मेमोरी (RAM) के बीच गति के अंतर को पाटता है। कथन i, ii, और iii सत्य हैं क्योंकि कैश तेज़ एक्सेस के लिए स्टेटिक RAM (SRAM) का उपयोग करता है, एक पदानुक्रम का उपयोग करता है जहाँ L1 कोर के सबसे करीब (सबसे छोटा, सबसे तेज़) होता है, और बार-बार एक्सेस किए जाने वाले डेटा को संग्रहीत करने के लिए स्थानीयता के सिद्धांत पर निर्भर करता है।
Average Memory Access Time (AMAT)=Hit Time+(Miss Rate×Miss Penalty)
कैश 'सिद्धांत की स्थानीयता' (टेम्पोरल और स्पेशियल) के आधार पर काम करता है। जब CPU डेटा का अनुरोध करता है, तो वह पहले कैश की जांच करता है। 'कैश हिट' तेज़ डेटा पुनर्प्राप्ति की अनुमति देता है, जबकि 'कैश मिस' को धीमी मुख्य मेमोरी से डेटा लाने की आवश्यकता होती है। पदानुक्रम (L1/L2/L3) एक्सेस गति, क्षमता और विनिर्माण लागत को संतुलित करता है।
L1 कैश सीधे CPU कोर में एकीकृत होता है।
L3 कैश आमतौर पर सभी CPU कोर के बीच साझा किया जाता है।
कैश मेमोरी SRAM का उपयोग करती है, जबकि मुख्य मेमोरी DRAM का उपयोग करती है।
कथन iv गलत है क्योंकि आधुनिक कैश मेमोरी मुख्य रूप से प्रोसेसर पैकेज के भीतर ऑन-डाई एकीकृत होती है।
डेटा की प्रतीक्षा में प्रोसेसर के निष्क्रिय समय को कम करता है।
बस ट्रैफिक को कम करके सिस्टम के प्रदर्शन में काफी सुधार करता है।
मुख्य मेमोरी की तुलना में प्रति बिट उच्च लागत।
CPU चिप की डिजाइन जटिलता को बढ़ाता है।
इंस्ट्रक्शन प्रीफेचिंग (निर्देशों को पहले से लाना)।
उच्च-गति गणना के लिए डेटा बफरिंग।
हाई-फ्रीक्वेंसी ट्रेडिंग और वैज्ञानिक सिमुलेशन में विलंबता को कम करना।
कथन iv गलत है क्योंकि अधिकांश कैश स्तर (L1, L2, और अक्सर L3) सीधे प्रोसेसर डाई (ऑन-चिप) पर एकीकृत होते हैं।
SRAM (कैश में उपयोग किया जाने वाला) को DRAM की तरह समय-समय पर रिफ्रेश करने की आवश्यकता नहीं होती है, जो इसकी बेहतर गति में योगदान देता है।
A सही है — कथन i, ii, और iii कैश मेमोरी की गति, पदानुक्रमित प्रकृति और कार्य का सही वर्णन करते हैं, जबकि iv गलत है क्योंकि आधुनिक कैश प्रोसेसर डाई पर एकीकृत होता है।
हमेशा व्यापार-बंद (trade-off) को याद रखें: जैसे ही आप मेमोरी पदानुक्रम में RAM से CPU रजिस्टरों की ओर ऊपर जाते हैं, एक्सेस गति बढ़ जाती है, लेकिन प्रति बाइट लागत और जटिलता भी बढ़ जाती है।
Get instant step-by-step AI explanations, full shift Previous Year Papers (SSC GD, RRB, SSC JE), and regional rank analysis on the official Examoogle App.
Free Download • 100K+ Aspirants